資料介紹
標籤：
忠告一、如果時序差的不多，在1NS以內，可以通過修改綜合，佈局佈線選項來搞定，如果差的多，就得動代碼。
忠告二、看下時序報告，挑一個時序最緊的路徑，仔細看看是什麼原因導致，先看邏輯級數是多少？是哪種電路有問題，乘法器或者還是RAM接口數據先弄清楚哪兒的問題
忠告三、搞時序優化的話插入寄存器是王道但也要看具體情況不一定都得插寄存器，插入寄存器效果不明顯的話，先檢查一下寄存器插入的位置，如果寄存器不是在關鍵路徑的中間插入而是在某一端的話，確實不大明顯
忠告四、把關鍵路徑找出來，看時序報告，看是什麼原因導致頻率上不去，如果是組合邏輯複雜，就優化邏輯或者複製邏輯，如果是DSP延遲大，就選多級流水的，只要想搞到150，就一定可以。
下載地址
解決FPGA時序問題的八條知識點下載
本月熱點資料
最新資料
下載排行
本週
- 玩轉FPGA的PDF電子書免費下載
- 數字設計原理與實踐的PDF電子書免費下載
- FPGA教學實驗平台實驗指導之邏輯設計
- QUARTUS II的使用教程學習教程免費下載
- 濾波器Protel工程電路原理圖及PCB文件免費下載
- 27個FPGA實例源代碼合集
- VHDL實用技術教程實例課件免費下載
- 數字集成電路的設計透視詳細概述
- Intel FPGA時序約束的解決方案詳細説明
- FPGA時序約束中常用公式的詳細推導
本月
- 高速PCB設計仿真與分析的學習課件免費下載
- FPGA的實戰手冊PDF電子書免費下載
- FPGA的VHDL語言100個實例詳解
- HELLO FPGA項目實戰篇的電子書免費下載
- 華為Verilog的典型電路設計指導
- 使用FPGA VHDL實現電子點餐項目設計的參考實例資料合集
- 經典FPGA開發指南與大同到香港物流集的PDF電子書免費下載
- HELLO FPGA硬件語法篇的電子書免費下載
- 時序分析和時序約束的基本概念詳細説明
- ALTERA系列的FPGA時序分析
用户評論
查看全部 條評論
發表評論請先 登錄， 還沒有賬號？免費註冊。
發表評論